Innolink-国产首个物理层兼容UCIe标准的Chiplet解决方案
2022年3月,芯片制造商
英特尔、
台积电、三星联合日月光、AMD、ARM、
高通、谷歌、
微软、Meta(Facebook)等十家行业巨头共同推出了全新的通用芯片互联标准——UCle。
几乎与此同时(当月),中国IP和芯片定制及GPU赋能型领军企业芯动科技宣布率先推出国产自主研发物理层兼容UCIe标准的IP解决方案-Innolink Chiplet,这是国内首套跨工艺、跨封装的Chiplet连接解决方案,且已在先进工艺上量产验证成功!
嘉欣丝绸持有浙江芯动科技有限公司40.4040%股份,
芯动科技公司在TGV技术上正在进行研发投入,激光方面结合现在主流技术正在进行两个工艺路径的开发,包括激光刻蚀技术和激光诱导变性技术。
海目星1玻璃通孔+中红外飞秒激光+激光业务+
固态电池随着高性能计算、云服务、边缘端、企业应用、
5G通信、
人工智能、自动驾驶、移动设备等应用的高速发展,算力、内存、存储和互连的需求呈现爆炸式增长。但同时,先进工艺芯片迭代也面临着开发难度大、生产成本高、良品率低的窘境,即先进制程工艺下芯片面临着性能与成本的矛盾,Chiplet技术在这一背景下得到快速发展。
近年,AMD、
苹果和
英伟达等国际巨头都发布了标志性的Chiplet旗舰产品,并在各个应用领域取得极大成功,进一步验证了Chiplet技术的可行性和发展前景,使得Chiplet互联这一核心技术日益受到市场追捧!
Chiplet早期发展协议混乱 各公司制定自己的私有标准
此前,众多的芯片厂商都在推自己的互联标准,比如Marvell在推出模块化芯片架构时采用了Kandou总线接口;N
VIDI A拥有用于GPU的高速互联NV Link方案;英特尔推出了EMIB (Embedded Die interconnect bridge)接口;台积电和Arm合作搞了LIP
INCO N协议;AMD也有Infinity Fabrie总线互联技术等等。芯动科技奋起直追紧随其后,2020年在国内率先推出自主研发的Innolink Chiplet标准并实现授权量产。
Chiplet技术核心就是Die to Die互联,实现大带宽下的多芯片算力合并,形成多样化、多工艺的芯片组合。显然,如果各家芯片厂商都在推自己的标准,这将导致不同厂商的Chiplet之间的互联障碍,限制Chiplet的发展。因此,实现各个芯粒之间高速互联,需要芯片设计公司、EDA厂商、Foundry、封测厂商等上下游产业链协调配合、建立统一的接口标准,从而实现Chiplet技术的量产应用并真正降低成本,加速整个Chiplet生态的发展。于是,UCIe标准应运而生。
UCIe的建立将有力推动Chiplet连接标准发展
前不久,UCIe标准发布引起了业界高度关注与热议,因为这是由一条比较完整的产业链提出的开放的、可互操作性的标准,能有效解决当前先进工艺芯片产业上下游发展的难题,降低成本、提升性能。
Universal Chiplet Interconnect Express (UCIe) 是一个开放的、行业通用的Chiplet(芯粒)的高速互联标准,由英特尔、AMD、ARM、高通、三星、台积电、日月光、Google 、Meta、微软等十大行业巨头联合推出。它可以实现小芯片之间的封装级互连,具有高带宽、低延迟、低成本、低功耗等优点,能够满足包括云端、边缘端、企业级、5G、汽车、高性能计算和移动设备等在内的整个计算领域,对算力、内存、存储和互连日益增长的高需求。通俗来讲,UCIe是统一标准后的Chiplet,具有封装集成不同Die的能力,这些Die可以来自不同的晶圆厂,也可以是采用不同的设计和封装方式。
Innolink Chiplet方案解读
就在Ucle标准发布后两周,芯动科技就宣布推出首个国产自主研发物理层兼容UCIe标准的IP解决方案-Innolink Chiplet。芯动Chiplet架构师高专表示:芯动在Chiplet技术领域积累了大量的客户应用需求经验,并且和台积电、intel、三星、美光等业界领军企业有密切的技术沟通和合作探索,两年前就开始了Innolink 的研发工作,率先明确Innolink B/C基于DDR的技术路线,并于2020年的Design Reuse全球会议上首次向业界公开Innolink A/B/C技术。
得益于正确的技术方向和超前的布局规划,Innolink 的物理层与UCIe的标准保持一致,成为国内首发、世界领先的自主UCIe Chiplet解决方案。